Junturas MOS (Metal Oxido Semiconductor)

Las junturas MOS son la base de los dispositivos semiconductores mas modernos. En principio el capacitor MOS es una pieza de estudio importante.
Dado que genéricamente se usa como aislante (insulator) el SiO2 (Dióxido de Silicio), se habla de de estructuras MOS (Metal Oxido Semiconductor) aunque también se denominan MIS (Metal Insulator Semiconductor).

El capacitor ideal MOS



d: es el espesor del aislante, también llamado tOX en otras literaturas técnicas
V (o VG) es el voltaje aplicado al metal.
Por convención si el positivo se aplica al metal, es polarización directa.
El metal es llamado Gate (compuerta) ya que será el nombre del electrodo del transistor MOSFET cuando esta estructura MOS sea la base del mismo.
El Metal: puede ser Aluminio o un semiconductor degenerado o semimetal (Silicio Policristalino).
El Aislante (Insulator): puede ser SiO2 (Dioxido de Silicio) .
El Semiconductor : Silicio (tipo p o tipo n).

Diagramas de Energía de la estructura MOS

En forma separada, se muestran los niveles de energía en el metal (aluminio en este caso), óxido y semiconductor:

Evacío (vacuum level): nivel del electrón en el vacio, justo en la superficie del material, allí está libre, sin velocidad
Ф = potencial de extracción
qФ = función trabajo del material (energía necesaria para sacar un electrón del Ef del material y llevarlo a Evacio (nivel de vacío)
qФm = función trabajo del metal
qФs = función trabajo del semiconductor
En realidad en los semiconductores los electrones están en la banda de conducción por lo que se usa χ: afinidad electrónica (χi para el aislante, χ para el semiconductor)
Para simplificar se elije un metal y un semiconductor tales que

Фm = Фs , donde




 y con lo cual Фms = Фm – Фs = 0

B es el desnivel energético entre Ei y Ef (también llamado Фi potencial intrínseco de Fermi)
P es el desnivel energético entre Ef y Ev

Al formar la estructura MOS aparecen las siguientes situaciones

VG = 0 (Juntura MOS en cortocircuito)

Banda Plana (Flat Band) : es la condición de equilibrio térmico, no hay cargas, no hay campo, no hay corrientes.

Importante: Idealmente el capacitor MOS tiene las siguientes características:
  • Bajo cualquier condición de polarización sólo hay cargas en el metal y el semiconductor. No hay cargas atrapadas en las interfaces ni en el óxido.
  • Bajo cualquier polarización de continua no hay transporte de portadores través del aislante. La resistividad del aislante es infinita.

VG ≠ 0 , Polarización del capacitor MOS (con semiconductor tipo p en este caso)


Acumulación: VG es negativa. El nivel de Fermi del metal se eleva respecto al Ef del Semiconductor y en este último las bandas se curvan hacia arriba en la cercanía del óxido y Ev se acerca a Ef, esto causa una acumulación de portadores mayoritarios (lagunas ya que es material tipo p) cerca del óxido. También se puede ver como que las lagunas son atraídas hacia la interfase con el óxido por el negativo del Gate. Aparece una cantidad de igual cantidad de carga negativa en el lado metal del capacitor para mantener la neutralidad.

Depleción: VG es positiva y pequeña. El nivel de Fermi del metal desciende respecto al Ef del Semiconductor y en este las bandas se curvan hacia abajo en la cercanía del óxido y Ev se aleja de Ef, esto causa un vaciado (depleción) de portadores mayoritarios (lagunas) cerca del óxido. También se puede ver como que las lagunas son repelidas de la interfase con el óxido por el positivo del Gate. Aparece una cantidad de igual cantidad de carga positiva en el lado metal del capacitor para mantener la neutralidad.

Inversión: si el valor de VG positivo se incrementa, aumenta la región de vaciado de lagunas y también la presencia de carga negativa en esa zona cercana al óxido. Esto se mantiene hasta que las bandas se curvan tanto hacia abajo (en la cercanía del óxido) que Ei se vuelve menor que Ef . Cuando esto sucede todas las lagunas se retiraron de las inmediaciones de la interface con el óxido y allí ahora hay muchos mas electrones en banda de conducción que lagunas en banda de valencia. Se ha producido la inversión de la naturaleza del material en esa zona próxima al óxido. Tener en cuenta que esto no se produjo por dopaje sino por la aplicación de un campo eléctrico.
La carga negativa en el semiconductor está formada no sólo por electrones en la banda de conducción sino por impurezas aceptoras ionizadas . Y nuevamente aparece una cantidad de igual cantidad de carga positiva en el lado metal del capacitor para mantener la neutralidad.
La inversión comienza cuando Ei = (Ec-Ev)/2 cruza Ef .
Si la concentración de electrones en la superficie próxima al óxido permanece pequeña se conoce como inyección débil. Si VG se incrementa de manera tal que la concentración de electrones iguala o aún supera a la de lagunas en equilibrio térmico, se llega a una inversión fuerte.
Con VG ≠ 0, el nivel de Fermi (Ef) aparece quebrado en el óxido ya que al no haber portadores varía bruscamente. Y en el metal y el semiconductor permanece horizontal al no existir corriente.

Efectos capacitivos en la estructura MOS

Cuando se aplica una tensión VG parte de esta aparece como una caída de potencial a través del óxido (Vox) y el resto aparece como un potencial Ψs en el silicio :



La condición práctica para que haya un canal útil es que Ψs > 2 ΨB donde Ψs es el potencial superficial de Fermi y ΨB es el potencial intrínseco de Fermi.

VG = VOX + Ψs
VOX = - Qs/Cox
Cox = Єox/tOX : capacidad por unidad de área en el óxido ; tOX: espesor de capa de óxido

Cox permanece constante para un dado espesor del óxido
Como se deduce del dibujo QM= – Qs. El signo – Qs es porque la carga en el metal es siempre igual pero de signo opuesto a la carga en el semiconductor.
Si VG es negativa → +Qs, si VG es positiva →-Qs
Suponemos que no hay cargas atrapadas en el óxido ni en la interfase óxido-semiconductor.
QS = Qi + Qd : carga total por unidad de área inducida en el semiconductor.
Qi: Carga en la zona de inversión
Qd. Carga en la zona de depleción

C: capacidad total del MOS = (d(-Qs))/(dVG )

Al variar VG, varía Ψs y eso provoca un efecto capacitivo en el Semiconductor (Csi )

Csi = (d(-Qs))/(d Ψs) donde Csi = Cd + Ci
Cd : Capacidad de la zona de depleción, depende de los portadores mayoritarios del semiconductor (lagunas por ser Si tipo p) que responden bien a las frecuencias bajas y altas.
Ci: Capacidad de la zona de inversión, depende de los portadores minoritarios (electrones en este caso) que responden sólo a señales de baja frecuencia.

Cox y Csi están conectadas en serie por lo cual:
1/C = 1/Cox + 1/Csi


Curvas C-V ideales del MOS

Las características C-V del capacitor MOS son una herramienta poderosa para el especialista en dispositivos, ya que revelan la naturaleza interna de la estructura y permiten identificar desvíos respecto al comportamiento ideal tanto en el óxido como en el semiconductor. Durante la fabricación de los dispositivos es habitual el control de las características C-V.
En los capacitores MOS hay varias curvas C-V dependiendo de la polarización y de la frecuencia de la señal aplicada. Para un dado espesor del aislante (d), el valor de Cox es constante y corresponde a la máxima capacidad del sistema. Pero la capacidad de semiconductor Csi no sólo depende de la polarización ( o Ψs) sino que es función de la frecuencia de medición. La principal diferencia ocurre en régimen de inversión, especialmente en inversión fuerte.

Análisis en Baja Frecuencia

Acumulación: cuando VG (V en el gráfico) es negativa el capacitor MOS está en acumulación y la Csi es muy elevada por lo que la Ctotal ~ Cox.
Flat Band: Si VG=0 el MOS está prácticamente en Flat Band entonces C= Cfb donde Cfb es un poco menor que Cox.
1/Cfb = 1/Cox + 1/Csi donde Csi = Єsi/Ld con Ld : Longitud de Debye
Depleción: si VG es ligeramente positiva, las lagunas del semiconductor se empiezan a escapar de la zona cercana al óxido y Csi= Єsi/Wd donde Wd es el ancho de la zona de depleción.
Entonces el ancho de la zona de depleción actúa como un dieléctrico en la superficie del semiconductor en serie con el óxido y la capacidad total continúa disminuyendo.
Inversión: si VG sigue aumentando llegará un punto donde C deja de disminuir (llega a Cmin), es cuando ocurre la inversión. Una vez que la capa de inversión se forma , la Ctotal empieza a crecer ya que la Csi depende mucho mas de la carga de la capa de inversión que de la carga de la zona de depleción.
Con bajas frecuencias de la VG aplicada , C total rápidamente alcanza el valor de Cox es la curva (a).

Análisis en Alta Frecuencia

El análisis anterior asume que la carga de la capa de inversión (portadores minoritarios) es capaz de seguir las variaciones de la señal alterna aplicada. Esto es cierto si la frecuencia de la señal aplicada f es
f ≤ 1/ tiempo de respuesta de portadores minoritarios
Para f > 100 Hz la carga de la capa de inversión no responde a las variaciones de la señal de alterna, sólo la carga de la zona de depleción (portadores mayoritarios) puede responder a la señal alterna por lo tanto :
Csi ~ Cdepleción y C→C’min y la curva para alta frecuencia es la curva (c).
En caso de frecuencias intermedias influyen en Csi tanto Cinversión como Cdepleción y la curva es la (b).
Si no se forma la capa de inversión y VG es positiva, de manera de estar en depleción profunda, la capacidad C cae por debajo de la Cmin hasta que la aceleración por impacto tiene lugar y puede haber ruptura del Semiconductor, es la curva (d).

La depleción profunda no es una condición estable, si un capacitor MOS es llevado a ese estado, su capacidad gradualmente se incrementará hacia C’min hasta que los portadores minoritarios generados térmicamente reconstruyan la capa de inversión y restablezcan el el estado de equilibrio.
El tiempo que le lleva al capacitor MOS recobrarse de la depleción profunda y volver al estado de equilibrio (ir de curva d a curva c) se denomina Tiempo de Retención y es un buen indicador de la densidad de defectos en la oblea de Silicio usada para la fabricación de los dispositivos.

Conclusión

En acumulación (VG < 0), es de esperar que la Cideal de la juntura MOS sea aprox. constante e igual a Cox. Con VG = 0 , Cideal disminuye un poco (Cfb). Cuando VG > 0 que decrezca en la zona de vaciamiento y:
  1. En bajas frecuencia que vuelva a ser constante y máxima de nuevo cuando VG > 0 ya dentro de la zona de inversión.
  2. En Frecuencias altas Cideal en inversión se mantiene constante en C’min.

El Capacitor MOS NO IDEAL - Efectos que alteran las curvas C-V

Efectos de la función trabajo y de la depleción en el Metal

Función trabajo y tensión de Flat Band en el metal (Gate):
Hasta aquí vimos un capacitor MOS ideal, sin carga en el óxido y sin diferencias entre la función trabajo del metal y la del semiconductor, sin embargo en la práctica Φm ≠ Φs y además con VG =0 hay un campo eléctrico ≠ 0 en el óxido, con una ligera curvatura en las bandas del semiconductor como se ve en la fig. (a):

Como consecuencia de esto, con VG =0, Ef metal ~ Ef semic. y Evacío semic. > Evacío metal, es decir no se cumple la condición teórica de banda plana.
El campo en el óxido acelera los electrones hacia el metal (gate) y al mismo tiempo las bandas en el semiconductor se curvan hacia abajo (depleción) de manera de producir un campo en el semiconductor en la misma dirección que en el óxido.
Para restablecer la condición de Flat Band y contrarrestar la ddp interna se debe aplicar al metal (gate) una tensión negativa igual a la diferencia entre Φm y Φs, (Φms ) ,como se ve en la fig. (b)
Debido a esto, el punto de Banda Plana estará desplazado lateralmente Φms según el eje de tensión como se ve en la figura :

Efecto de la contaminación (dopaje) en el metal (gate):
Dado que como metal se usa un semiconductor degenerado o semimetal (Silicio Policristalino normalmente), si el mismo no está fuertemente dopado aparecen en él efectos de depleción. Esto provoca la aparición de una capacidad adicional en serie con Cox que contribuye a reducir la carga en la capa de inversión y degradar la transconductancia del MOSFET.
Con lo que nos quedaría: 1/C = 1/Cox + 1/Csi + 1/Cp
donde Cp = Capacidad de la zona de depleción en el gate.
A mayor concentración de impurezas en el metal menor efecto de depleción en el gate y Cox → Cox máxima como se ve en la figura próxima:


Efecto de la carga en el óxido y en la interfase óxido-semiconductor

Hasta aquí asumimos que el SiO2 es un aislante ideal, sin carga en el mismo y sin intercambio de cargas con el semiconductor.
En realidad no hay neutralidad completa entre el SiO2 y el Si; se pueden presentar:
  • Cargas móviles ionizadas.
  • Electrones y lagunas atrapados en la capa de óxido.
  • Cargas fijas inducidas en el óxido durante el proceso de fabricación.
  • Cargas atrapadas en los llamados “estados superficiales” en la interfase SiO2-Si

Veamos la influencia de cada una de ellas:

Influencia de las cargas móviles ionizadas: Son iones positivos de Potasio (K+) y Sodio (Na+) introducidos durante el proceso de fabricación, reducen la movilidad de los portadores en el canal de los MOSFETs al acercarse a la superficie del semiconductor.
Influencia de electrones y lagunas atrapados en la capa de óxido: Son pares electrón-laguna generados en el óxido p.e. por radiación ionizante durante la fabricación de circuitos VLSI o introducidos en el óxido por efecto tunel o inyección de “portadores calientes” (hot carriers).
Influencia de cargas fijas inducidas en el óxido durante el proceso de fabricación: Son cargas positivas localizadas en el óxido cerca de la interfase con el semiconductor. Dispersan a los portadores reduciendo la movilidad de los mismos en el canal de los MOSFETs
Influencia de cargas atrapadas en los llamados “estados superficiales” en la interfase óxido-semic.: Existen estados con energía permitida en la banda prohibida del semiconductor localizados en la interfase con el óxido, allí, pueden quedar atrapados electrones y lagunas. Esto provoca un efecto capacitivo adicional cuyo resultado es reducir la movilidad de los portadores del canal, equivalente a una reducción de la corriente de conducción en los MOSFETs.
También estos “estados superficiales” provocan la aparición de “centros de generación –recombinación” que provocan corrientes de fuga.
Una post-metalización de hidrógeno o una inmersión en un ambiente de hidrógeno a 400 °C minimiza la densidad de estos estados.



Efecto de las trampas de interfase y de la carga del óxido en la características de los dispositivos

Estas cargas en el óxido y en la interfase con el semiconductor tienen 3 efectos importantes en las características de los dispositivos.
las cargas en el óxido o en la interfase al interactuar con las cargas en el silicio cerca de la superficie provocan cambios en la distribución de carga en el silicio y en el potencial superficial Ψs. Esto provoca cambios en la tensión de Gate (VG) , recordar que VG = VOX + Ψs
Dado que la densidad de cargas atrapadas en la interfase cambia con los cambios en el potencial superficial aparece un efecto capacitivo adicional en paralelo con Csi , entonces la C total queda:
1/C = 1/Cox + 1/(Csi+Cti)
donde Cti = Capacidad de las trampas en la interfase
Las trampas de interfase pueden actual como “centros de generación- recombinación” los cuales causan la disminución del tiempo de vida medio de los minoritarios trayendo problemas donde los dispositivos necesitan tiempos de vida considerables por lo cual se trata de minimizar la densidad de estados superficiales durante la fabricación de los dispositivos. También las trampas de interfase contribuyen a la aparición de efecto tunel banda a banda especialmente cuando los campos a través de la juntura p-n son elevados provocando aumento de la corriente de fuga.

Efecto del Campo Eléctrico Elevado

El campo eléctrico elevado acelera los portadores aumentando su energía promedio; cuando el aumento del campo es considerable ocurren una serie de fenómenos físicos que tiene gran importancia en los dispositivos construidos mediante técnicas de VLSI. Estos fenómenos se pueden resumir en:

Ionización por impacto y ruptura por avalancha

La clásica avalancha de portadores con la juntura p-n polarizada en inversa. La tensión de ruptura en los MOSFETs se calcula experimentalmente ya que la relación entre velocidad de ionización y perfiles de dopaje no se conoce con exactitud.

Efecto Tunel banda a banda

Si la tensión inversa en una juntura p-n provoca un campo de 106 V/cm. puede aparecer un significante efecto tunel desde la B.Val. lado p a la B.cond. lado n.
En el scaling (reducción del tamaño al integrar por VLSI) de los MOSFETs aumenta la contaminación y los perfiles de la juntura son mas abruptos con lo cual aumenta la probabilidad de efecto tunel (tunneling) .
Esto provoca aumento de las corrientes de fuga y es un problema especialmente en la fabricación de memorias DRAM (Dinamic Random Access Memory) donde las corrientes de fuga deben ser muy bajas.

Efecto Tunel dentro y a través del óxido

Si VG es positiva y elevada, puede haber efecto tunel de los electrones de la capa invertida del semiconductor dentro y a través de la capa de óxido y así elevar la corriente de gate.
En forma similar si VG es negativa y elevada puede haber efecto tunel desde el metal dentro y a través de la capa de óxido y también elevar la corriente de gate.

Inyección de “portadores calientes” (hot carriers) del semic. al óxido

Si la región de campos eléctricos elevados se localiza cerca de la interfase SiO2-Si, algunos electrones y lagunas pueden adquirir la suficiente energía como para vencer la barrera de la interfase y penetrar en el óxido. En general los electrones por tener menor masa efectiva tienen mas probabilidad de pasar al óxido que las lagunas.

Altos campos en diodos de compuerta

En los diodos de compuerta los campos eléctricos elevados provocan aumento en las corrientes de fuga.

Ruptura dieléctrica

Los campos eléctricos elevados pueden provocar la ruptura de la capa de óxido. La misma puede ser abrupta (violenta) o gradual. Es mas importante en los dispositivos basados en CMOS.
Junturas MOS (Metal Oxido Semiconductor) - Circuitos de Electronica